This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

59-047833

(43)Date of publication of application: 17.03.1984

(51)Int.CI.

H03K 3/84 // H04J 13/00

(21)Application number: 57-156719

(71)Applicant: CLARION CO LTD

(22)Date of filing:

10.09.1982


(72)Inventor: HAMATSU MASAHIRO

(54) DEVICE FOR GENERATING M SERIES

(57)Abstract:

PURPOSE: To generate efficiently a delay series having an optional delay characteristic with good operability, by setting a prescribed delay time by a microprocessor of a circuit to generate a delay series.

CONSTITUTION: The titled generator consists mainly of a reference series generating circuit U1 generating a reference series m(k), an arithmetic circuit U2 performing a set operation such as a required delay time (d) and operating an n- demensional vector Q corresponding to the delay time (d), an inner product arithmetic circuit U3 operating inner product between a status vector X(k) of the reference series m(k) and the output vector Q of the operating circuit U2 and outputting a delay series signal m(k-d), and a synchronizing circuit U4 extracting both reference series m(k) and the delay series m(k-d) in synchronizing with a CLOCK.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19) 日本国特許庁 (JP)

①特許出願公開

⑩公開特許公報(A)

昭59—47833

⑤Int. Cl.³
H 03 K 3/84
// H 04 J 13/00

識別記号

庁内整理番号 6942-5 J 6914-5K 砂公開 昭和59年(1984)3月17日

発明の数 1 審査請求 未請求

(全 7 頁)

匈M系列発生装置

0)特

顧 昭57—156719

②出 願 昭57(1982)9月10日

⑩発 明 者 浜津昌宏

東京都文京区白山5丁目35番2

号クラリオン株式会社内

⑪出 願 人 クラリオン株式会社

東京都文京区白山5丁目35番2

号

個代 理 人 弁理士 芦田直衛

明 細 科

1 発明の名称

M系列発生装置

2 特許請求の範囲

低税接続した複数個のシフトレジスタ、および 当該各シフトレジスタの出力を初段のシフトレジ スタに帰避する帰避系回路を備えて非準系列(m(k) =P^T・X(k), X(k);シフトレジスタの状態ベクト ル, P; n 次元定数ペクトル, T; 転位 Jを出力 する盐原系列発生回路と、

入力手段およびマイクロブロセッサを備えて所要の超越時間 (d) を設定し、該遅延時間 (d) K対応 したn 次元ペクトル (Q) を演算する演算回路と、

果算用および加算用の各ゲート回路を複数個個 えて状態ベクトル(X(k))および n 次元ベクトル (Q) の内環領域をして超延系列信号 (m(k-d))を 出力する内積回路とを具備してなることを停徹と するM系列発生法院。

3 発明の詳細な説明

この発明は多形頭僧システムに使用する疑似維育符号(Pseudo Noise 符号、以下単に PN 符号という)の中で、特に M 系列(Maximum length semquence、最大長系列)を発生させる M 系列発生能健に関するもので、部品点数を増やすことなく効率的に任意の遅延特性を有する M 系列を発生させることのできる提供に係る。

近年PN符号を用いた多爪頭信システムの研究が 磁に行なわれてきている。とのようなPN符号の系列としては現在4種類穏に知られているが、これ らの系列のうちM系列はシフトレジスタを用いて 容易に生成できるので実用上級も爪製視されている。ところで多頭通信システムで用いるM系列に る。ところで多頭通信システムで用いるM系列に のでするためには、予め多数個のM系列間の相関 特性を試験し、特性の良好なものを選ぶ必要があ る。このためにはまず結準となるM系列(以下結 雄系列という)に対して任意の理無特性を行する M 系列 (以下避妊系列という) を生成することが必要とされる。

しかしながらこのような従来の装録だわっては、 遅純時間が長くなるにつれて必要とするシフトレ シスタの敵がかなり増大してしまうため基礎構成 上突用的とは甘えないという問題点があった。ま た遅純時間を変更するためには遅延系列出力端子 をその福度入れ換えなければならず操作性が悪い という問題点があった。

この発明はこのような従来の問題点を解決する ことを目的としている。

以下との発明を図面に基づいて説明する。第1図~第4関はとの発明の実施例を示す図である。

オア回路 EOR1~EORn-,およびアンドゲート AND1 ~ANDn により構成される。 b1~ hn はアンドゲート AND1~ANDn の国閉を制御するための入力パ子 で設計回路 U1に接続される。 T1~ Tn はこの基準 系列発生回路 U1における各山力増子で、 基準系列 出力はこれらの出力端子 T1~ Tn のいずれからで も取り出すことができる。

また前針回路 U* には第4 図に示すように入力手段たるキーボード K、マイクロブロセッサ Uza およびインターフェース回路 Uzbが備えられている。キーボード K は所援の翡準系列を発生させるために必要とするシフトレジスタの段数 n の設定をおよび粉型系回路の副御鰡子 hi ~ hn のレベルの設定である。またキーボード K は所要の設定信号を基準系列 K は所要の 型紙 で M 発生 回路 U に向けて 送出する。またキーボード K は 所要の 型紙系列を発生させるための 型延時間 d の設定を 行なう。マイクロブロセッサ Uza は この 設定された 型紙 E 同 d に 基づいて 後述のベクトル Q を 液

生ず金体格成を説明すると、初上図に示すよう に基準系列 m(k)を発生する共革系列発生回路 U1、 所要の超短時間(d) 等の設定操作を行ないこの超無 時間値(d) に対応した後述の n 次元ベクトル Q を消 算する演算回路 U2、基準系列 m(k) にかける状態ベ クトル X(k) ならびに演算回路 U2の出力ベクトル Q の内積演算をして超無系列値号 m(k-d)を出力する 内積回路 U3、 および基準系列 m(k) ならびに超延系 列 m(k-d) の両信号を CLOCK に 同則させて とり出 すための同期回路 U4を主体としてに成されている。 同図中(2) は RESET 信号入力端子、(3) は CLOCK 信号 入力媚子、(4) は結準系列信号出力端子、(5) はが延 系列信号出力増子である。

そして装革系列発生国路 U, K は、創 2 図 K 示すよう K 飛続転続した 摂被側のシフトレジスタ SR, ~ SRn と、 谷シフトレジスタ SR, ~ SRn の 出力を 初投のシフトレジスタ SR, K 帰避するための帰還 系国路が並置されている。帰還系回路は、排他的

する。

次いで内積国路 Uxには第3 圏に示すように最終用のアンドゲート AND(~ ANU h、 および加輝用の排他的オアゲート BOR(~ BOR h がそれぞれ所襲の複数個備えられている。各アンドゲート AND(~ AND h における入力端子には、 悲心系列発生国路U,における対応した出力端子 Ti~ Tn、 および演算国際における出力ベクトルQの各出力端子がそれぞればびかれている。

次に各構成回路の原理作用を説明することにより、その構成をさらに詳細に説明する。

まず第 2 図により基準系列生成圏路 Uiを説明する。同図において御御入力増子 bj (j=1,…, n)は、基準系列のパクーンをどのように設ぶかによりキーボード K からの設定信号によって"H"レベルまたは"L"レベルに設定されるもので、ここでは

ただし hn = 1 (常化"川"レベル)

と定轄する。なおnはシフトレジスタ SR, ~ SRn の数を設わしている。米華系列出力は、前配のよ りに出力帽子 T, ~ Tn のいすれから取り出しても よい (位相が異なるの分で符号パターンは同じ)が、 ここでは出力帽子 T, から取り出するのとする。

さて、名シフトレジスタ SR1 ~ SRn は 1 ビット の遅延線と考えることができるので、第 1 のシフトレジスタ SR1 ~ の入力信号を x(k)(k は離散時 . 間を扱わす)とすれば、各シフトレジスタ SR1 ~ SRn の山力信号は、

SR2の出力信号= * (k-2)

:

SRn の山力信号=x(k-n)

となる。したがって*(k)は

$$x(k) = h_1 x(k-1) + h_2 x(k-2) + \dots + h_n x(k-n)$$

$$= \sum_{i=1}^{n} h_i x(k-i) \dots (2)$$

ペクトルと行列を用いて表現すれば次式を得る。

$$X(k+1) = \Lambda X(k)$$

ただし

$$X(k) = \begin{bmatrix} x_1(k) \\ x_2(k) \\ \vdots \\ x_n(k) \end{bmatrix} \qquad A = \begin{bmatrix} h_1 & h_2 & \cdots & h_{n-1} & 1 \\ & & & 0 \\ & 1_{n-1} & & \vdots \\ & & & 0 \end{bmatrix}.$$

である(In-1は(n-1)×(n-1)の単位行列)。 上配値式は、悲파系列に関する状態方程式を終わ しており、 X(k) は状態ベクトル、 A は状態器移行 列である。

$$X(k+1) = AX(k)$$
, $X(Q) \neq Q$... Q'

さて、ことでは前間のように誘導系列出力を第2図の出力端子 Tiから収り出すこととしているから、次のようなn 次元定数ベクトル P

ただし、 hn = 1

と袋現することができる。そこでいま次のような 袋紋変換を行なり。

$$x(k-1) \le x_1(k)$$

•

$$x(k-n) \stackrel{\triangle}{=} x_n(k)$$

即ち,

$$x(k-j) \stackrel{\triangle}{=} x_j(k) \quad (j=1, \dots, n) \quad \cdots \quad (j)$$

とする。このとき前胞の式は

$$x(k) = x_1(k+1) = \sum_{j=1}^{n} h_j x_j(k) \qquad \cdots \in \mathcal{C}$$

ただしふ = 1

となり、また

$$x_{2}(k+1) = x_{1}(k)$$
 $x_{3}(k+1) = x_{2}(k)$
 \vdots
 $x_{n}(k+1) = x_{n-1}(k)$
...(5)

なる関係のあることが分る。そして上記の句式を

$$P = \begin{pmatrix} p_1 \\ p_2 \\ \vdots \\ p_n \end{pmatrix} = \begin{pmatrix} 1 \\ Q \\ \vdots \\ Q \end{pmatrix} \dots Q$$

を用いて、翡翠系列出力 m(k)(=x1(k))は

$$m(k) = x_1(k)$$

$$= P^T \cdot X(k) \qquad \cdots (9)$$

と神色表わすことができ(Tは低度を殺われ)、結 準系列生成回路 Uiからはこの回式で扱わされるよう な結準系列倡号 m(k) を山力する。

次に第3図により内積回路 Usを脱明する。

お耶系列 m(k)を d ビットだけが然させた湿烁系列 m(k-d) は密式より

$$m(k-d) = x_1(k-d)$$

$$= P^{T} \cdot X(k-d) \qquad \cdots 6$$

と掛くととができる。ととろで(g)'式よりX(k-d)

$$X(k-d) = A^{-d} \cdot X(k) \qquad \cdots db$$

となるから、前配砂式は

$$m(k-d) = P^{T} \cdot \Lambda^{-d} \cdot X(k)$$

$$= \{ (\Lambda^{-d})^{T} \cdot P \}^{T} \cdot X(k) \qquad \cdots \oplus$$

となる。即ち

$$Q \triangleq \begin{bmatrix} q_1 \\ q_2 \\ \vdots \\ q_n \end{bmatrix} = (\Lambda^{-d})^{\mathsf{T}} \cdot P \qquad \cdots \oplus$$

Qはn次元ペクトル

とおけば m(k-d) は

$$m(k-d) = Q^{T} \cdot X(k) \qquad \cdots (\phi)$$

と扱わされ、 据準系列 m(k)を d ビットだけ 延延させた 延延系列 m(k-d)を 得るには、 港準系列の 状態ペクトル X(k)と の式で定義される n 次元ペクトル Q の内積を とればよいことがわかる。 内税回路 U a はこのよう な内積操作を するもので、 砂式に示す内積操作の うち、 乗算操作を各丁ンドゲート AND(~ AND'n で行ない、 加算操作を各排他的オアゲート EOR'n ~ EOR'n で行なわせている。

次いで第4図により次算回路 Uzを説明する。

STEP (1) - 1; A N - d の計算

(d) A^m の年 2 行~躬 n 行には A^{m-1}の斑 1

行~第 (n-1) 行がそのままシフト。

(D) A T の第1行は次の資籍に従う。

ただし、 m = 2, 3, …, N-d

STEP (1) - 2; Qの計算

Q = (A N - d の部 1 行)

STEP (I)-1 の A^{N-d}の計算アルゴリズムをフローチャートで第5 図に示す。

<ベクトルQの資算方法(I)>

今、包式の行列Aに対して次のような関係にある行列Bを考える。

$$B = (A^{-})^{\mathsf{T}} \qquad \cdots \mathsf{G}$$

母式の関係を游たすよりな行列Bは、 A が同作 形式となっていることから容易に求めることができ 資年回路 Uzにおけるキーボード K 以、悲楽系列生成回路 Uzにおけるシントレジスク SRi ~ SRn のうち必要とする段歌 n の設定、制御入力端子 hj のレベルの設定、および出力されるが係系列の登修時間 d 等の緒設定を行なう。そしてこのような登延時間 d の設定に作ってマイクロンロセッサ Uza で前記 Og 式で示されるベクトル 4 の演算を行なう。

以下においてベクトルQを預算するための方法 を2例示す。

くべクトルQの資弁方法(1)>

M系列の性質より次式が成り立つ。

$$A^{-d} = A^{N-d}$$
 ...

ただし、NはM系列の符号提で

$$N = 2^{n} - 1 \qquad \cdots d\theta$$

である。

よって、O式のQはO式より

$$Q = (A^{R-d})^T \cdot P$$

となり、次のようをアルゴリメムで計算できる。

となる。

さて、砂式より

$$A^{-d} = (B^{d})^{T} \qquad \cdots \&$$

が成立するから、13式のQは

$$Q = B^{d} \cdot P \qquad \cdots \in \mathcal{D}$$

となり次のようなアルゴリズムで計算できる。

STEP(I)-1; Bd の計算

- (4) B^mの第1列~第(n-1)列にはB^{m-1}の第 2列~第n列がそのままシフト、
- (u) B^mの第ヵ列は次の演算に従う。

ただし、 m = 2, 3, ..., N-d

STEP(1)-2;Qの計算

Q = (B^dの第1列)

STEP(11)-1のBdの計算アルゴリズムをフローチ ャートで出る図に示す。

ベクトルQの放箕時間を短縮するためには、d の値が大きい時には浜剣方法(1)が、そして 4 の 航が小さい時には演算方法(II)が有利である。

そとで木尖筋例においては次のようにdの値に 応じて両者なソフト的に切りかえて使うようにし ている。

$$d > \frac{N}{2} \rightarrow$$
 演算方法 (1) を使用 (の式) $d < \frac{N}{2} \rightarrow$ 演算方法 (1) を使用 (必式) \cdots 必

との結果、演算時間を半成できる。

なお消 5 図および館 6 図のフローチャート中変 級ペクトル B は単に演算用に導入した n 次元ペク トルである。

而して装準系列生成回路 U1からの共準系列 m(k) (前記⑨式)、および内積回路 Uzからのとの共準系 列 m (k) 化対して所 要時間 遅延した遅延系列 m (k-d) が、 同 期 回 B U4 を 経 て、 それ ぞれ の 出 力 端 子(4)(5)か

例を示すプロック顧園、第2回~部4回は同上與 旅例における各構成回路をさらに詳細に示すプロ ック線関で、第2回は装飾系列発生回路、第3回。 仗的执回路、据 4 网位通33 回路、第 5 园位演算回 階の作用を説明するための Л^{N-d} の計算 アルゴリ ズムを示すフローチャート、組6図は同じくBdの 肝算アルゴリズムをボすフローチャートである。

4、5:出力端子

Ui: 站準系列発生回路

U2:液体间路

Us: 内价间路

U4: 同期回路 U1a: マイクロプロセッサ

Uzb:インターフェイス樹路

AND 1 ~ AND 1 , AND 1 ~ AND 1 : T > F # - F

EOR1~ EORn-1、 BOR2 ~ EORn: 排他的オアゲート

K:キーポード SR1~SRn:シフトレジスタ

Ti~Tn: 基準系列発生回路における出力端子

lu~hn: 倒御入力熘子

クラリオン作式会社 代理人 芦 田 直 衛


らとり出される。

以上能逃したよりにとの発明によれば、邳延系 列を発生するための回路としては、入力手段およ びマイクロブロセッサを備えた演算回路と、源算 用および加算用の各ゲート国路を複数鋼鋼えた内 祇国路とを其備し、前配入力手段で所要の遅延時 間dを設定してこれに対応したベクトルQをマイ クロプロセッサで演算し、内積国路でとのベクト ルQと結準系列の状態ペクトルX(k)により消災 の内積資籍をさせることにより型残系列信号m(k-d) を出力させるようにしたから、狂殺の澄延特性を 有する超低系列を操作性よく効果的に発生させる ことができるという効果が得られる。また複数個 のシフトレジスタを何段かカスケードに接続して 構成した従来のものと比較して部品点数の削減を 図るととができるといり効果が母られる。

4 図面の簡単な説明

第1図はこの発明に係るM系列発生作品の実施

第1図



第2图

